9月6日消息，华为公司董事、半导体业务部总裁何庭波于9月4日在中科院科技论文预发布平台ChinaXiv发布论文《华为的τ芯片本该过热烧毁？》，首次公开麒麟2026芯片的实测数据，正面回应外界对3D堆叠芯片散热能力的质疑。这是她继5月25日、7月3日之后，不到四个月里第三次就“韬定律”发表学术论文。
论文给出的实测数据颇为亮眼：麒麟2026的晶体管密度从每平方毫米约1.55亿个提升至2.38亿个，提升约55%；在相同性能条件下，NPU功耗下降66%，GPU功耗下降58%。芯片“堆得更密”，功耗却不升反降，这与行业长期“集成度越高、发热越严重”的普遍认知形成反差。
功耗下降的关键在于“LogicFolding（逻辑折叠）”技术。何庭波在论文中解释，芯片能耗的大头不只来自计算，还来自数据在芯片内部的长距离搬运；逻辑折叠将平面布局中的长距离水平连线，转化为上下层之间的短距离垂直连接，从源头压低了数据搬运的能耗，也就是用“时间缩微”替代传统的“几何缩微”。
这一成果的意义不止于散热本身。由于无法获取极紫外（EUV）光刻技术，华为在先进制程上长期受限，韬定律提供了一条不依赖缩小晶体管尺寸的性能提升路径。论文发布后在业内引发广泛关注，预印本页面点击量已超过28万次，先进封装、EDA等相关产业链也随之受到市场热议。
从论文实测到大规模量产，仍需面对工艺与良率的现实考验，但麒麟2026的这组数据，至少让国产芯片的架构创新路线有了第一次完整的工程实证。
信息来源：东方财富、华尔街见闻
免责声明：本站转载的文章，版权归原作者所有；旨在传递信息，不代表本站的观点和立场。
